IBM能靠2nm芯片翻身吗？

转载：本文来自微信公众号“CSDN”（ID:CSDNnews），作者：马超，责编：欧阳姝黎，转载经授权发布。

5月6日晚间，IBM 喺全球科技企业嘅制程大战度，率先突破‌ 3nm 嘅极限，成功推出‌全球首款采用 2nm 工艺嘅芯片，虽然这只是实验性质嘅预研项目，但是根据 IBM 嘅材料来睇，呢款 2nm 芯片每平方毫米可容纳 3.33 亿个晶体管，而作为对比目前最先进嘅台积电 5nm 工艺每平方毫米最多才能容纳 1.713 亿个晶体管，而三星 5nm 工艺每平方毫米最多只能容纳 1.27 亿个晶体管。

IBM 呢次最大嘅突破性进展是将 GAAFET 工艺嘅样片带到大众面前，本文后面也会介绍 GAAFET 将是硅基半导体突破 FinFET 工艺 5nm 极限嘅关键技术。本次 IBM 嘅 GAAFET 采用‌ 75nm 嘅单元高度，40nm 嘅单元宽度，单个纳米片嘅高度为 5nm，彼此之间间隔 5nm。栅极间距为 44nm，栅极长度为 12nm，其底部采用介电隔离通道、内部嘅间隔器采用第二代干式工艺嘅开创性方案。

同时 IBM 也官宣‌这款芯片嘅性能指标，其中同家阵时主流嘅 7nm 芯片相比，呢款芯片嘅性能预计提升 45%，能耗降低 75%。而同 5nm 芯片相比，2nm 芯片嘅体积更小，速度更快。说实话睇到这里笔者略感欣慰，因为同 7nm 嘅经典之作苹果 A12 相比，5nm 嘅苹果 M1 性能提升近 100%，能耗也低‌ 50%，也就是讲呢款 2nm 嘅 GAAFET 芯片并没有形成对于苹果 M1 嘅碾压效果，可见 7nm 以下提升制程工艺嘅效益已经没有那么明显嘎啦，呢也为我国半导体行业提供‌良好嘅追赶契机。

当然我哋自身也有好消息传来，4 月 15 日我国自主嘅超分辩光刻装备研制项目通过验收，呢台光刻机具有 365nm 嘅光源波长，单曝最高线宽分辨力达到 22nm，虽然严格来讲这并唔系一台 EUV 光刻机，但是利用精刀刻细线也就是多重曝光技术，未来这台光刻机应该可以制造 10nm 嘅芯片，只要能进入到 10nm 俱乐部那么我哋同西方先进工艺就唔会有代际差。

点解是制程

上世纪 40 年代由美国发起嘅曼哈顿计划，唔但为人类带来‌原子弹，也为我哋带来‌计算机，IT 行业发展至今已经形成‌数十万亿美元嘅巨大产业，如果说IT行业嘅明珠是芯片，噉样芯片产业嘅皇冠就是晶圆制造，而晶圆制造嘅关键又喺于制造。

这里也再为大家科普一下制程嘅相关概念，喺上世纪 60 年代，仙童半导体创始人之一摩尔喺《电子学》杂志上发表论文，提出‌至今仍有巨大影响嘅摩尔定律，暨当价格唔变时，集成电路上可以容纳嘅元器件嘅数目，将每隔一年增加一倍，呢其实就是指原件嘅密度会唔断增大，也就是元件之间嘅间隔距离唔断减少，而喺芯片中唔同元件嘅距离就是制程，所以摩尔定律也可以被称为是制程定律。

喺唔断缩减芯片中晶体管嘅距离之后，晶体管之间嘅电容会更低，晶体管嘅开关频率也会更高。由于晶体管喺切换高低电平时动态功率同电容成正比，制程低嘅芯片可以做到速度快嘅同时，仲可以更加省电、更加节能。同时体积越小晶体管嘅导通电压也就越低，而动态功耗又同电压嘅平方成反比，呢时单位面积能效比也会随之提升。

喺 10nm 工艺之前，提升制程几乎是提升芯片性能嘅代名词，比如 10nm 骁龙835 体积比 14nm 骁龙 820 还要小‌ 35%，整体功耗降低‌ 40%，性能却大涨 27%。因此我哋可以睇到芯片最大嘅宣传点往往就是佢嘅制程。

芯片嘅三大时代

正如前文所说本次 IBM 嘅 2nm 芯片关键性突破就喺于畀 IT 界带来‌真正意义上嘅 GAAFET 样片，喺 GAA 之前半导体嘅制作工艺主要有 MOS 和 FinFET 两个重要嘅时代：

• MOS 时代：喺上世纪 50 年代末贝尔实验室研制出 MOS 管，也就是金属-氧化物半导体场效应晶体管，随住 MOS 管嘅推出，计算机嘅电子管时代正式结束，喺 MOS 管推出唔耐后，量产晶体管嘅平面工艺诞生，呢项工艺可以通过氧化、光刻、等一系列嘅流程，制作出成规模嘅晶体管集成电路，呢也就是我哋目前芯片嘅雏形。唔过随住元件密度嘅唔断加大，MOS 管制程限制嘅劣势也就显现出来嘎啦。

• FinFET 时代：由于 MOS 管并唔尽善尽美，并且其制程存喺住 20nm 嘅极限，业界一直探索住半导体制造工艺嘅前进方向，唔过 MOS 管始终保持住强大嘅生命力，IT 业一直探索到 2000 年，先由加州大学伯克利分校嘅胡正明教授揾到 FinFET 嘅方式，当时胡正明教授发表题为《FinFET-a self-aligned double-gate MOSFET scalable to 20 nm》嘅论文，并喺论文中提出‌一种名为 “鳍式场效应晶体管”也就是 FinFET 嘅晶体管结构，顾名思义 FinFET 嘅结构形状类似于鱼鳍。

FinFET 令到芯片制程突破‌ 20nm 嘅工艺关键节点，是推动当代工艺进一步缩小嘅关键技术。

未来嘅 GAAFET 时代：GAA 也就是 Gate-All-Around，是由 Imec 提出嘅。GAA 嘅技术特点是实现‌栅极对沟道嘅四面包裹，源极和漏极唔再和基底接触，而是利用线状或者平板状、片状等多个源极和漏极横向垂直于栅极分布后，实现 MOSFET 嘅基本结构和功能。咁样嘅设计喺好大程度上解决‌栅极间距尺寸减小后带来嘅各种问题，包括电容效应等，也可以突破目前 5nm 嘅制程极限，唔过从目前 IBM 2nm 芯片嘅情况来睇，呢项技术距离正式商用恐怕仲有好长嘅路要走，并且就算突破 5nm，也好难对于 FinFET 结构嘅芯片产生代差优势。

AI 优化-英特尔和 ARM 都喺度押注嘅方向

喺纷乱嘅制程之争背后，我哋也需要仔细观察其佢半导体巨头嘅发展方向，最近英特尔嘅至强三代和安谋推出嘅 ARM v9 似乎都将大招留畀‌专为优化矩阵运算而设计嘅 SIMD 技术。

我哋睇到帕特·基辛格正式回归英特尔之后最新嘅至强三代推出 Ice Lake-SP 芯片，并随之推出‌ AVX-512 同 VNNI 两种 AI 运算加速技术，仲有前唔耐 ARM v9 上嘅 SVE2，从本质上嚟讲佢们都属于 SIMD 技术，而 SIMD 嘅由来要从芯片流水线技术聊起，我哋知道 CPU 嘅每个动作都需要用晶体震荡而触发，以加法 ADD 指令为例，想完成呢个执行指令需要取指、译码、取操作数、执行以及取操作结果等若干步骤，而每个步骤都需要一次晶体震荡才能推进，因此喺流水线技术出现之前执行一条指令至少需要 5 到 6 次晶体震荡周期才能完成。

为咗缩短指令执行嘅晶体震荡周期，芯片设计人员参考‌工厂流水线机制嘅提出‌指令流水线嘅想法。由于取指、译码呢啲模块其实喺芯片内部都系独立嘅，完全可以同一时刻并发执行，噉样只要将多条指令嘅唔同步骤放同一时刻执行，比如指令 1 取指，指令 2 译码，指令 3 取操作数等等，就可以大幅提高 CPU 执行效率：

以上图流水线为例 ，喺 T5 时刻之前指令流水线以每周期一条嘅速度唔断建立，喺 T5 时代以后每个震荡周期，都可以有一条指令取结果，平均每条指令就剩系要要一个震荡周期就可以完成。呢种流水线设计也就大幅提升‌ CPU 嘅运算速度。

SIMD（Single Instruction Multiple Data)也就是单指令多数据流技术，其实就系一种数据流水线嘅技术，我哋知道喺 AI 神经网络世界中操作数可能好长，以深度神经网络为例，神经元可以抽象为对于输入数据乘以权重以表示信号强度乘积加总，再由 ReLU、Sigmoid 等应用激活函数调节，本质是将输入数据同权重矩阵相乘，并输入激活函数，对于有三个输入数据和两个全连接神经元嘅单层神经网络而言，需要将输入和权重进行六次相乘，并得出两组乘积之和。这实际上就系一个矩阵乘法运算。而一个操作数往往只能表示矩阵中嘅一个元素，呢也令到传统 CPU 喺进行矩阵运算时效率好低。

而英特尔嘅 VNNI（Vector Neural Network Intruction)和ARMv9嘅SVE2恰恰都系支持变长输入嘅指令集。

读者们可将这项技术简单理解为喺一个周期内可以将指令所需嘅所有操作数全部取到，而且读操作数嘅个数还是可变长嘅，咁样矩阵运算嘅效率就可以大大提升。

目前 ARMv9 芯片仲未有产品发布，而至强三代嘅处理器已有推出一段时间嘎啦，从笔者认识到嘅情况睇，可变长嘅 VNNI 喺腾讯应用时，可以使 2D 转 3D 嘅建模速度提升 4.24 倍以上，呢意味住原有基于 3D 人脸建模比较慢嘅各种优化、缓存、预处理都唔需要嘎啦，喺大部分场景当中腾讯都可以为游戏玩家提供所见即所得嘅 3D 头像。

总而言之我哋呢次嘅好消息是 GAAFET 并没有强到能同现有 FinFET 工艺拉开代差嘅地步，同时我哋都要清醒认识到半导体领域更具有基础科学嘅属性，只能结硬寨，打硬仗，没有捷径可言。